يعرض 1 - 10 نتائج من 25 نتيجة بحث عن '"Coarse Grain Reconfigurable Architectures"', وقت الاستعلام: 0.93s تنقيح النتائج
  1. 1
    مؤتمر
    DRRA-based Reconfigurable Architecture for Mixed-Radix FFT

    المؤلفون: Kallapu, Reeshita, Stathis, Dimitrios, Boppu, Srinivas, Hemani, Ahmed

    المصدر: 2023 36th International Conference on VLSI Design and 2023 22nd International Conference on Embedded Systems (VLSID) VLSID VLSI Design and 2023 22nd International Conference on Embedded Systems (VLSID), 2023 36th International Conference on. :25-30 Jan, 2023

    Relation: 2023 36th International Conference on VLSI Design and 2023 22nd International Conference on Embedded Systems (VLSID)

    Full Text Finder
    أضف إلى المفضلة
  2. 2
    مؤتمر
    Synthesis of Predictable Global NoC by Abutment in Synchoros VLSI Design

    المؤلفون: Gonzalez, Jordi Altayo, Stathis, Dimitrios, Hemani, Ahmed

    المصدر: 2021 15th IEEE/ACM International Symposium on Networks-on-Chip (NOCS) NOCS Networks-on-Chip (NOCS), 2021 15th IEEE/ACM International Symposium on. :61-66 Oct, 2021

    Relation: 2021 15th IEEE/ACM International Symposium on Networks-on-Chip (NOCS)

    Full Text Finder
    أضف إلى المفضلة
  3. 3
    مؤتمر
    Classification of Massively Parallel Computer Architectures

    المؤلفون: Shami, Muhammad Ali, Hemani, Ahmed

    المصدر: 2012 IEEE 26th International Parallel and Distributed Processing Symposium Workshops & PhD Forum Parallel and Distributed Processing Symposium Workshops & PhD Forum (IPDPSW), 2012 IEEE 26th International. :344-351 May, 2012

    Relation: 2012 26th IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)

    Full Text Finder
    أضف إلى المفضلة
  4. 4
    مؤتمر
    Accurate Constraints Aware Mapping on Coarse-Grained Reconfigurable Architecture

    المؤلفون: Zhang, Peng, Luo, Huiqiong, Man, K.L.

    المصدر: 2011 IEEE Ninth International Symposium on Parallel and Distributed Processing with Applications Workshops Parallel and Distributed Processing with Applications Workshops (ISPAW), 2011 Ninth IEEE International Symposium on. :39-44 May, 2011

    Relation: 2011 IEEE 9th International Symposium on Parallel and Distributed Processing with Applications Workshops (ISPAW)

    Full Text Finder
    أضف إلى المفضلة
  5. 5
    Efficient Implementation of 2-D Convolution on DRRA and DiMArch Architectures

    المؤلفون: Dhilleswararao, Pudi, Ryansh, Rajeev, Boppu, Srinivas, Yang, Yu, Hemani, Ahmed, 1961

    المصدر: Proceedings of the 13th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies, HEART 2023. :86-92

    مصطلحات موضوعية: Coarse Grain Reconfigurable Architectures, Convolution, Convolutional Neural Networks, Distributed Memory Architecture, Dynamically Reconfigurable Resource Array, FPGA, Machine Learning

    وصف الملف: print

    URL الوصول: https://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-336744

    أضف إلى المفضلة
  6. 6
    Synthesis of Predictable Global NoC by Abutment in Synchoros VLSI Design

    المؤلفون: Altayo Gonzalez, u1dr0yqp, Stathis, Dimitrios, Hemani, Ahmed, 1961

    المصدر: Proceedings - 2021 15th IEEE/ACM International Symposium on Networks-on-Chip, NOCS 2021 International Symposium on Networks-on-Chip. :61-66

    مصطلحات موضوعية: Coarse Grain Reconfigurable Architectures, Clock Tree Synthesis, VLSI design, SiLago

    وصف الملف: print

    URL الوصول: https://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-310025

    أضف إلى المفضلة
  7. 7
    An Energy-Efficient Integrated Programmable Array Accelerator and Compilation flow for Near-Sensor Ultra-low Power Processing

    المؤلفون: Davide Rossi, Luca Benini, Satyajit Das, Kevin Martin, Philippe Coussy

    المساهمون: Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Alma Mater Studiorum Università di Bologna [Bologna] (UNIBO), Eidgenössische Technische Hochschule - Swiss Federal Institute of Technology [Zürich] (ETH Zürich), Università di Bologna [Bologna] (UNIBO), Eidgenössische Technische Hochschule - Swiss Federal Institute of Technology in Zürich [Zürich] (ETH Zürich), Das, Satyajit, Martin, Kevin J. M., Rossi, Davide, Coussy, Philippe, Benini, Luca

    المصدر: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE, 2019, 38 (6), pp.1095-1108. ⟨10.1109/TCAD.2018.2834397⟩

    مصطلحات موضوعية: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Computer science, 02 engineering and technology, control flow, Computational science, Coarse grain reconfigurable architectures, Low-power electronics, Parallel processing, 0202 electrical engineering, electronic engineering, information engineering, Overhead (computing), ultralow power accelerator, CDFG, Computer architecture, Electrical and Electronic Engineering, Program processor, Array, Ultra-low power, Register, Compilation, CGRA, Computer Graphics and Computer-Aided Design, 020202 computer hardware & architecture, Power (physics), Low-power electronic, Kernel, Shared memory, Parallel processing (DSP implementation), [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, Software, Energy (signal processing), Efficient energy use

    وصف الملف: ELETTRONICO

    URL الوصول: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::15d1c55152405fc5d48d3ea40f2e4b65
    https://hal.archives-ouvertes.fr/hal-01828604/document

    أضف إلى المفضلة
  8. 8
    39.9 GOPs/watt multi-mode CGRA accelerator for a multi-standard basestation

    المؤلفون: Farahini, Nasim, Li, Shuo, Tajammul, Muhammad Adeel, Shami, Muhammad Ali, Chen, Guo, Hemani, Ahmed, Ye, Wei

    المصدر: 2013 IEEE International Symposium on Circuits and Systems (ISCAS) IEEE International Symposium on Circuits and Systems. :1448-1451

    مصطلحات موضوعية: Coarse-grain reconfigurable architectures, Efficiency metrics, Engineering efficiency, Fully programmables, Industrial case study, Multi-standard, Silicon efficiency, UMTS standard

    وصف الملف: print

    URL الوصول: https://urn.kb.se/resolve?urn=urn:nbn:se:kth:diva-132265

    أضف إلى المفضلة
  9. 9
    Déploiement d'applications multimédia sur architecture reconfigurable à gros grain : modélisation avec la programmation par contraintes

    المؤلفون: Raffin, Erwan

    المساهمون: Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources (CAIRN), Inria Rennes – Bretagne Atlantique, Institut National de Recherche en Informatique et en Automatique (Inria)-Institut National de Recherche en Informatique et en Automatique (Inria)-ARCHITECTURE (IRISA-D3), Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Institut National de Recherche en Informatique et en Automatique (Inria)-Télécom Bretagne-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Institut National de Recherche en Informatique et en Automatique (Inria)-Télécom Bretagne-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Télécom Bretagne-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS), Thomson Silicon Component (TSC), Thomson, Technicolor R & I [Cesson Sévigné], Technicolor, Université Rennes 1, Christophe Wolinski, Projet ANR ROMA, CentraleSupélec-Télécom Bretagne-Université de Rennes 1 (UR1), Université de Rennes (UNIV-RENNES)-Université de Rennes (UNIV-RENNES)-Institut National de Recherche en Informatique et en Automatique (Inria)-École normale supérieure - Rennes (ENS Rennes)-Université de Bretagne Sud (UBS)-Centre National de la Recherche Scientifique (CNRS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)-CentraleSupélec-Télécom Bretagne-Université de Rennes 1 (UR1), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)-Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Université de Rennes (UNIV-RENNES)-Université de Rennes (UNIV-RENNES)-École normale supérieure - Rennes (ENS Rennes)-Université de Bretagne Sud (UBS)-Centre National de la Recherche Scientifique (CNRS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)

    المصدر: Architectures Matérielles [cs.AR]. Université Rennes 1, 2011. Français. ⟨NNT : ⟩
    Architectures Matérielles [cs.AR]. Université Rennes 1, 2011. Français

    مصطلحات موضوعية: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], constraint programming, [INFO.INFO-MM]Computer Science [cs]/Multimedia [cs.MM], coarse grain reconfigurable architectures, programmation par contraintes, multimédia applications, applications multimédia, systèmes embarqués, architectures reconfigurables à gros grain, méthodologie de conception, design methodology, compilation, embedded systems, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems

    URL الوصول: https://explore.openaire.eu/search/publication?articleId=dedup_wf_001::ac6c4ae6f6f3ca7878d568bc4cd0ec91
    https://theses.hal.science/tel-00642330/document

    أضف إلى المفضلة
  10. 10
    مؤتمر

    لا يتم عرض هذه النتيجة على الضيوف.

    View record in Scopus
    أضف إلى المفضلة
أدوات البحث: أحصل على تغذية RSS – أرسل هذا البحث بالبريد الإلكتروني – حفظ البحث – جدول التنبيهات: لا شيء