يعرض 1 - 4 نتائج من 4 نتيجة بحث عن '"Iyer, Amrutha"', وقت الاستعلام: 0.70s تنقيح النتائج
  1. 1
    مؤتمر
    19.1 A 0.5-to-9.5GHz 1.2µs-lock-time fractional-N DPLL with ±1.25% UI period jitter in 16nm CMOS for dynamic frequency and core-count scaling in SoC

    المؤلفون: Ahmad, Fazil, Unruh, Greg, Iyer, Amrutha, Su, Pin-En, Abdalla, Sherif, Shen, Bo, Chambers, Mark, Fujimori, Ichiro

    المصدر: 2016 IEEE International Solid-State Circuits Conference (ISSCC) Solid-State Circuits Conference (ISSCC), 2016 IEEE International. :324-325 Jan, 2016

    Relation: 2016 IEEE International Solid-State Circuits Conference (ISSCC)

    Full Text Finder
    أضف إلى المفضلة
  2. 2
    دورية أكاديمية

    لا يتم عرض هذه النتيجة على الضيوف.

    View this record from ISI Web of Science
    أضف إلى المفضلة
  3. 3
    دورية أكاديمية
    A 0.5?9.5-GHz, 1.2- \mu \texts Lock-Time Fractional-N DPLL With ?1.25%UI Period Jitter in 16-nm CMOS for Dynamic Frequency and Core-Count Scaling.

    المؤلفون: Ahmad, Fazil, Unruh, Greg, Iyer, Amrutha, Su, Pin-En, Abdalla, Sherif, Shen, Bo, Chambers, Mark, Fujimori, Ichiro

    المصدر: IEEE Journal of Solid-State Circuits; Jan2017, Vol. 52 Issue 1, p21-32, 12p

    مصطلحات موضوعية: PHASE-locked loops, THERMAL management (Electronic packaging), ELECTRIC oscillators

    Full Text Finder
    أضف إلى المفضلة
  4. 4
    مؤتمر
    19.1 A 0.5-to-9.5GHz 1.2?s-lock-time fractional-N DPLL with ?1.25% UI period jitter in 16nm CMOS for dynamic frequency and core-count scaling in SoC.

    المؤلفون: Ahmad, Fazil, Unruh, Greg, Iyer, Amrutha, Su, Pin-En, Abdalla, Sherif, Shen, Bo, Chambers, Mark, Fujimori, Ichiro

    المصدر: 2016 IEEE International Solid-State Circuits Conference (ISSCC); 1/1/2016, p324-325, 2p

    Full Text Finder
    أضف إلى المفضلة
أدوات البحث: أحصل على تغذية RSS – أرسل هذا البحث بالبريد الإلكتروني – حفظ البحث – جدول التنبيهات: لا شيء