يعرض 1 - 4 نتائج من 4 نتيجة بحث عن '"Kang, Ji-Hyo"', وقت الاستعلام: 1.08s تنقيح النتائج
  1. 1
    مؤتمر
    13.1 A 35.4Gb/s/pin 16Gb GDDR7 with a Low-Power Clocking Architecture and PAM3 IO Circuitry

    المؤلفون: Yang, Jaehyeok, Ko, Hyeongjun, Kim, Kyunghoon, Park, Hyunsu, Park, Jihwan, Kang, Ji-Hyo, Cha, Jinyoup, Kim, Seongjin, Kim, Youngtaek, Park, Minsoo, Lee, Gangsik, Lee, Keonho, Lee, Sanghoon, Jeon, Gyunam, Jeong, Sera, Joo, Yongsuk, Cha, Jaehoon, Hwang, Seonwoo, Kim, Boram, Byeon, Sangyeon, Lee, Sungkwon, Park, Hyeonyeol, Cho, Joohwan, Kim, Jonghwan

    المصدر: 2024 IEEE International Solid-State Circuits Conference (ISSCC) Solid-State Circuits Conference (ISSCC), 2024 IEEE International. 67:232-234 Feb, 2024

    Relation: 2024 IEEE International Solid-State Circuits Conference (ISSCC)

    Full Text Finder
    أضف إلى المفضلة
  2. 2
    دورية أكاديمية

    لا يتم عرض هذه النتيجة على الضيوف.

    View this record from ISI Web of Science
    أضف إلى المفضلة
  3. 3
    دورية أكاديمية

    لا يتم عرض هذه النتيجة على الضيوف.

    View this record from ISI Web of Science
    أضف إلى المفضلة
  4. 4
    دورية أكاديمية
    A 24-Gb/s/Pin 8-Gb GDDR6 With a Half-Rate Daisy-Chain-Based Clocking Architecture and I/O Circuitry for Low-Noise Operation.

    المؤلفون: Kang, Ji-Hyo, Yang, Jaehyeok, Kim, Kyunghoon, Chae, Joo-Hyung, Lee, Gangsik, Byeon, Sangyeon, Kim, Boram, Kim, Dong-Hyun, Kim, Youngtaek, Cho, Yeongmuk, Ji, Junghwan, Jeong, Sera, Cha, Jaehoon, Park, Minsoo, Kim, Hongdeuk, Park, Sijun, Kim, Sunho, Jung, Hae-Kang, Jang, Jieun, Lee, Sangkwon

    المصدر: IEEE Journal of Solid-State Circuits; Jan2022, Vol. 57 Issue 1, p212-223, 12p

    مصطلحات موضوعية: DYNAMIC random access memory, ARTIFICIAL intelligence, RANDOM access memory

    مصطلحات جغرافية: CANADA

    Full Text Finder
    أضف إلى المفضلة
أدوات البحث: أحصل على تغذية RSS – أرسل هذا البحث بالبريد الإلكتروني – حفظ البحث – جدول التنبيهات: لا شيء