مؤتمر
Investigation of determinant factors of minimum operating voltage of logic gates in 65-nm CMOS.
العنوان: | Investigation of determinant factors of minimum operating voltage of logic gates in 65-nm CMOS. |
---|---|
المؤلفون: | Yasufuku, T., Iida, S., Fuketa, H., Hirairi, K., Nomura, M., Takamiya, M., Sakurai, T. |
المصدر: | 2011 International Symposium on Low Power Electronics & Design (ISLPED); 2011, p21-26, 6p |
قاعدة البيانات: | Complementary Index |
كن أول من يترك تعليقا!