دورية أكاديمية
A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise
| العنوان: | A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise |
|---|---|
| المؤلفون: | Bindra, H.S., Lokin, C.E., Schinkel, D., Annema, A., Nauta, B. |
| المصدر: | IEEE Journal of Solid-State Circuits IEEE J. Solid-State Circuits Solid-State Circuits, IEEE Journal of. 53(7):1902-1912 Jul, 2018 |
| قاعدة البيانات: | IEEE Xplore Digital Library |
Full Text Finder | تدمد: | 00189200 1558173X |
|---|---|
| DOI: | 10.1109/JSSC.2018.2820147 |