دورية أكاديمية
Exact Benchmark Circuits for Logic Synthesis
| العنوان: | Exact Benchmark Circuits for Logic Synthesis |
|---|---|
| المؤلفون: | Neto, W.L., Possani, V.N., Marranghello, F.S., Matos, J.M., Gaillardon, P., Reis, A.I., Ribas, R.P. |
| المصدر: | IEEE Design & Test IEEE Des. Test Design & Test, IEEE. 37(3):51-58 Jun, 2020 |
| قاعدة البيانات: | IEEE Xplore Digital Library |
Full Text Finder | تدمد: | 21682356 21682364 |
|---|---|
| DOI: | 10.1109/MDAT.2019.2952348 |