كتاب إلكتروني
VHDL Design Scenarios and Synthesis
| العنوان: | VHDL Design Scenarios and Synthesis |
|---|---|
| المؤلفون: | Taraate, VaibbhavAff2 |
| المساهمون: | Taraate, VaibbhavAff1 |
| المصدر: | Logic Synthesis and SOC Prototyping : RTL Design using VHDL. :47-67 |
| قاعدة البيانات: | Springer Nature eBooks |
| ردمك: | 9789811513138 9789811513145 |
|---|---|
| DOI: | 10.1007/978-981-15-1314-5_4 |